FPGA Verilog - 初めてのシグナル 初めて Verilog を試した。 コード 1 2 3 4 5 6 7 8 9 `timescale 1ns / 100ps module tb1; logic signal; initial signal = 1; endmodule 結果
